- 电子与计算机工程副教授
- 联合教授:计算机工程
- 电话:979-845-7486
- 电子邮件:gwanchoi@tamu.edu
- 办公室:网络333克
- 网站:研究网站
教育背景
- 博士,电气和计算机工程,伊利诺伊大学香槟分校- 1994年
- 伊利诺伊大学厄巴纳-香槟分校电子与计算机工程硕士- 1989年
- 伊利诺伊大学香槟分校电子与计算机工程学士- 1988年
研究兴趣
-
- 容错
- 验证仿真
- 高性能VLSI电路
- 辐射测试
- 可靠性设计
- 软件工程
奖励与荣誉
- 国家科学基金会(NSF)职业奖,1997年
选定的出版物
- G. Choi, R. Iyer, V. Carreno,“模拟故障注入:评估容错微处理器架构的方法”,IEEE可靠性学报-实验评估特刊,Vol, 39, No. 4, pp. 486-491, 1990年10月。
- G. Choi, R. Iyer, R. Saleh, V. Carreno,“航空电子微处理器的故障行为模型”,可靠计算,编辑:A. Avizienis, J. lapere, pp 177-195, Springer-Verlag, 1990。
- G. Choi, R. Iyer,“FOCUS:故障灵敏度分析的实验环境”,IEEE计算机学报,第41卷,第12期,第1515-1526页,1992年12月。
- H. Cha, E. Rudnick, J. Patel, R. Iyer, G. Choi,“快速准确的门级瞬态故障仿真环境”,IEEE计算机学报,第45卷,第11期,第1248-1256页,1996年11月。
- S. Hwang, G. Choi,“软错误弹性缓存架构的选择集失效(SSI)”,ACM SIGARCH,计算机架构新闻,第32-38页,1999年6月。
- S. Hwang, G. Choi,:RTMS:现货存储器-子系统的可靠性测试环境,“IEEE设计与测试,1999年6月。
- B. Min, G. Choi,“使用代码扰动的验证仿真加速”,电子测试与测试自动化学报,捷达,第16卷,第1期,2000年2月。
- Rohit Singhal*, Gwan Choi, Rabi N. Mahapatra,“片上互连的数据处理限制”,IEEE超大规模集成系统学报16(6):707-713(2008)。
- Garg, Jayakumar*, Khatri, Choi,“辐射硬数字电子器件的电路级设计方法”,超大规模集成(VLSI)系统,ISSN 1063-8210。
- 王,Weihuang;金,Euncheol;基兰·k·冈纳姆;Choi, Gwan S.,“使用动态电压和频率缩放的LDPC译码器的低功耗VLSI设计”,低功耗电子学报,第5卷,第3期,2009年10月,第303-312(10)。